2025年量产2nm，台积电发布官方路线图，给intel机会了？

这两年，台积电、三星在先进工艺上你追我赶，下一步比拼的就是3nm、2nm。

三星此前已经宣布，3nm 3GAE低功耗版2022年初量产，3nm 3GAP高性能版2023年初量产，2nm 2GAP 2025年量产。

台积电CEO魏哲家最新公开表示，台积电3nm N3将在今年内风险性试产，2022年下半年大规模量产，2023年第一季度获得实际收入。

台积电N3 3nm工艺将是N5 5nm之后的全新节点，号称经过密度可增加70%，同等功耗下性能可提升10-15%，同等性能下功耗可降低25-30%，并且使用更多层的EUV光刻(不低于N5 14层)，因此更加复杂化，整个工艺流程的工序超过1000道。

N3还会衍生出一个N3E版本，可以视为增强版，有更好的性能、功耗、良品率，同时设计和IP上完全兼容N3，2024年量产。

台积电的N2 2nm工艺一直比较神秘，官方此前只是确认会考虑使用GAAFET(环绕栅极场效应晶体管)，但从未明确是否真的上马。

按照魏哲家的最新说法，N2工艺将在2025年量产，并强调无论集成密度还是性能都是业内最好的，但未给出具体指标。

之前预计台积电2nm 2024年就能量产，结果现在节奏也放缓了，和三星基本同步，就看谁的表现更好了，当然还有高昂的成本问题。

大家最关心的3nm方面，第一代计划明年下半年投产，同时，3nm也有增强版(N3E)，计划2023年下半年投产。显然，这样的节奏大概率会与第一大客户苹果的A16、A17处理器相对应。

“E”的后缀说实话比较新鲜，毕竟7nm增强版、5nm增强版都是用“P”做后缀，不知道E代表底气更足还是更差了，谨慎猜测是后者。

按照此前披露的信息，第一代3nm(N3)的功耗将比5nm降低25~30%，性能提升10~15%，晶体管密度提升70%。纵向对比的话，弱于5nm之于7nm的变化，坦率来说，有些让人失望。

另外，针对部分特定需求客户，台积电还有4nm在准备，它可以视为5nm的改良版，晶体管密度提升6%，同时制造流程简化，换言之，良率会更高。

在微观层面，台积电的3nm仍旧是FinFET晶体管结构，这预计也是FinFET的谢幕之作。Intel、三星、台积电都将悉数向GAA(环绕栅极)晶体管过渡，其中Intel称之为RibbonFET，拥有独家的PowerVia背面电路技术。

这两年台积电靠着先进工艺抢占了全球半导体晶圆代工市场的份额，第三季度5nm芯片出货量占晶圆总收入的18%，7nm占34%，这两种工艺就贡献了52%的收入，在这方面能打的对手一个都没有，三星及Intel都要落后很多。

不过，对台积电来说，眼下的日子好过，未来几年的隐忧还是少不了的，危机早就在埋伏中了。

台积电这几年业绩大涨是在对手工艺进展落后的情况下实现的，但是台积电7nm节点开始晶圆成本就降不下来了，5nm成本更高，接下来的3nm升级周期也延长到了2.5年，功耗、密度缩放得更差，2nm工艺要到2025年了。

台积电的放缓给了三星及Intel追赶的机会，按照Intel规划的路线图，他们在2024年要量产20A工艺，大概相当于2nm工艺，2025年还会量产在下一代的18A工艺。

从20A工艺开始，Intel还会放弃FinFET工艺，升级两大革命性新技术——RibbonFET及PowerVia。

根据Intel所说，RibbonFET是Intel对Gate All Around晶体管的实现，它将成为公司自2011年率先推出FinFET以来的首个全新晶体管架构。该技术加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。

PowerVia是Intel独有的、业界首个背面电能传输网络，通过消除晶圆正面供电布线需求来优化信号传输。

总的来说，台积电现在的小日子很不错，但是未来几年里要面临对手加速追赶的压力，Intel CEO基辛格喊出未来几年恢复半导体领导地位的口号不是空话，2025年左右会有一场决战。